电子电路大全(PDF格式)-第57部分

快捷操作: 按键盘上方向键 ← 或 → 可快速上下翻页 按键盘上的 Enter 键可回到本书目录页 按键盘上方向键 ↑ 可回到本页顶部! 如果本书没有阅读完，想下次继续接着阅读，可使用上方 "收藏到我的浏览器" 功能 和 "加入书签" 功能！





　　



Step　70：　　　点击　　　　　　　　　　　　　　　图标添加　　“*pmos_18”单元，填写信息如下。　　



　　



　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　187　　


…………………………………………………………Page　636……………………………………………………………

　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　

　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　



Step　71：　　移动光标回到版图编辑区点击点　　（0　，　　9。5）　　放置“*pmos_18”单元。　　



　　



Step　72：　　　同前面画PMOS　版图一样，调出　NMOS　版图，注意　NMOS　是直接画在衬底上，　



与　PMOS　画在　N　阱里不同，而且NMOS　源漏区是　N　型掺杂。　　



　　



Step　73：　　在点　　（1。3　，　　4。3）　　绘制的　NMOS　如下图。　　



　　



188　　　　


…………………………………………………………Page　637……………………………………………………………

　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　

　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　



Step　74：　　选择　　“Poly。dwg”　　层，创建宽为　0。35um　　的path　从点　　（2。6　，　　10。5）　　到（2。6，　　5。8）　。　　



　　　　　　　　　　　　　　　　注：此步骤为用多金硅连接　PMOS　和　NMOS　　的栅极　　



Step　75：　　选择“met1。dwg”　　层，创建宽为　0。35um　　的path　从点　　（3。45　，　　10。8）　　到（3。45，　　5。5）　。　　



　　　　　　　　　　　　　　　　注：此步骤为用金属连接　PMOS　的漏区和NMOS　　的漏区　　



Step　76：　　　按照前面的方法从库　library　　“PLL”　中创建单元“mpoly”　　，规定金属和多金硅的连　



接，并且调出单元放置在点（1。7，　　7。65）　。　　



　　　　　　　　　　　　　　　　注：此步骤为创建信号输入点，信号通过金属　1　线连到栅极　　



　　



Step　77：　　　按照前面的方法从库　library　　“INV”　中创建单元“m1m2”　　，规定金属　1　和金属　2　的　



　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　189　　


…………………………………………………………Page　638……………………………………………………………

连接，并且调出单元放置在点（1。7，　　6。75）　　和　　（3。0　，　　7。65）　。　　



　　　　　　　　　　　　　　　　注：信号从金属　2　输入，通过反相器反相后，再从金属　2　输出。　　



Step　78：　　　点击菜单　Create…》Label　　　　　　　　　　　　　　　　　　　　　（或点击　　　　　　　　　　　　　　　　图标）。　　将弹出下面的对话框。　　

　　



Step　79：　　填写对话框如下。　　



　　



　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　

　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　



Step　80：　　移动光标到版图编辑区，标号　　“IN”　随光标出现。　　



　　



Step　81：　　　点击点在　　“mploy”单元上确认标号　　“＋”　　在　　“mploy”　　单元区。　　



　　



Step　82：　　　同样，在“m1m2”单元添加　　“OUT”　　标识。　　



190　　　　


…………………………………………………………Page　639……………………………………………………………

　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　

　　



Step　83：　　　　选择“met1。dwg”层，创建宽度为　4　的path　　从点　　（0　，15。2）　　到　　（5。2　，15。2）。　　



　　　　　　　　　　　　　　　　注：此为电源　VDD　的连线　　



Step　84：　　　再次选择　　“met1。dwg”　　创建矩形从左点　　（1。3　，　　12。6）　　到右顶点（2。2，13。2）。　　图形显　



示如下。　　　　　　　　（注：此为将PMOS　的源区通过金属和电源VDD　相连）　　



　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　191　　


…………………………………………………………Page　640……………………………………………………………

　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　



　　



Step　85：　　选择　　“nwell。dwg”　　层创建矩形从　　（0　，13。9）　　点　　（5。2　，17。2）。　　



　　　　　　　　　　　　　　　　注：因为　PMOS　做在　N　阱中，N　阱需要接最高电位。　　



Step　86：　　　从库　INV　中调出定义金属和N　型掺杂的单元　　“mndiff”　　，1　行　2　列。　　



　　



　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　

　　



192　　　　


…………………………………………………………Page　641……………………………………………………………

Step　87：　　　点击对话框　　Hide　并且放置在点　　（1。7　，　　14。75）　。　　



　　　　　　　　　　　　　　　　注：上面步骤将电源　VDD　和　N　阱通过单元“mndiff”相连。　　



Step　88：　　选择　　“met1。dwg”层创建图标“vdd！”　　，字体高　1。0　　并且放在　　“met1。dwg”　区域如下。　　



　　



　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　



　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　



Step　89：　　移动光标到“met1。dwg”　　区域并且按下键盘　　“space”　　键，当前的有效层自动改变到　　



“met1。dwg”　　层。　　



　　



Step　90：　　用　　“met1。dwg”层，　　创建宽为　4　的　　path　　从点　　（0　，2）　　到　　（5。2　，2）。　　



　　　　　　　　　　　　　　　　注：此步骤创建地线　GND　　



Step　91：　　　再用　　“met1。dwg”层，　　创建一个矩形从点　　（1。3　，4）　　到点　　（2。2　，4。6）。　　



　　　　　　　　　　　　　　　　注：此步骤将　NMOS　管的源极和地线　GND　通过金属相连　　



Step　92：　　　从库　INV1　　中添加单元序列“mpdiff”　　，1　行　2　列，放在（1。7，1。55）。　　



　　　　　　　　　　　　　　　　注：此步骤将地线　GND　通过“mpdiff”单元和衬底相连，即衬底接最低电位。　　



Step　93：　　选择“met1。dwg”　　层创建标识　　“gnd！”　，放在　　“met1。dwg”　　区，字体高　　1。0　。　　



　　



Step　94：　　　到此为止，　　整个反相器单元　　“inv”　　　的版图创建如下。　　



　　



　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　193　　


…………………………………………………………Page　642……………………………………………………………

　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　



Step　95：　　最后，　　点击　　　　　　　　　　　　　　　　　　图标清除尺子。　　



　　



　　　　　　　　在这个实验，我们学会怎样去创建路径　path　、矩形rectangle　　和单元，最后我们设计出　



了一个反相器的版图。　　



注：ctrl＋F　命令为显示全部层。　　



　　　



　　　



194　　　　


…………………………………………………………Page　643……………………………………………………………

　　　　　　　　　　　　　　　　　　　第　18　章　反相器版图验证与参数提取　　



18。1　Layout　DRC　版图设计规则检查　　



　　　　　Design　Rule　Checks　（DRC）　　用来对版图进行几何设计规则检查。Zeni　4　版图编辑器提供　



了与版图验证工具的无缝接口，用户可以在进行版图设计的同时对版图进行验证，并且以　



图形的形式将验证结果返标在版图上。通过这种交互式的方式，用户可以非常方便快捷的　



定位版图设计中的错误，从而达到随时根据验证结果对版图进行修改，迅速消除版图设计　



中的错误。　　



　　



在这部分…。　　



　　　　　我们将故意在版图中设置一些不满足规则的地方，然后运行　Zeni　　DRC　　设计规则检查　



工具去查找、显示和管理版图中出现的错误。　　



　　



18。1。1　运行九天设计环境　　　



Step　1：　　　cd　WORK…DIR　　



　　



Step　2：　　　dm　&　　



　　



ZDMW　设计环境将出现。　　



　　



18。1。2　打开设计　　



我们将使用您刚才创建的反相器的版图。　　



　　



Step　3：　　　在　ZDMW　　设计环境中，从左到右，依次鼠标左击：　　　　



　　　　　　　　　　INV1　　



　　　　　　　　　　inv　　



　　　　　　　　　　layout　（双击打开版图单元）　　



　　　　　　　　　　　　



反相器的版图单元打开如下：　　



　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　



　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　195　　


…………………………………………………………Page　644……………………………………………………………

　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　

　　



18。1。3　从用户界面运行　DRC　设计规则检查　　



Step　4：　　　　　　　左击菜单　Options…》Generic　　命令，修改　　Verify…》Working　　Path　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　为　　“/tmp”　　或用　　



“Browse”　　去设置为您所要的路径。　　如下图。　　



　　



　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　

　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　



Step　5：　　　　　　　保存并确认　Options　form　页面。　　



　　



Step　6：　　　　　　　鼠标左击Verify…》Layout　Verification　，版图验证对话框将出现。　　



　　



196　　　　


…………………………………………………………Page　645……………………………………………………………

Step　7：　　　　　在“Tool”栏中选择“Zeni　Veri”并按下。　　



　　



Step　8：　　　　　用　　“Zeni…install…path/demo/tutorial/INV_demo/inv。drc”填充命令区域　　



Zeni…install…path　是九天　　Zeni　　的安装路径。　　



　　



Step　9：　　　　　还可通过“Browse”按钮在文件选择对话框中选中命令文件，还能点击“Edit”　　按钮　



去修改指定的命令文件。　　



　　



Step　10：　　证实你的版图验证　　“Layout　Verification”　　对话框如下。　　



　　



　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　

　　



Step　11：　　　点击　　“OK”　　去开始DRC　设计规则检查。　“Background”模式用户可以在进行版图验　



证的同时进行版图编辑和修改，如果选择前台的方式进行版图验证，用户将暂时不能对版　



图进行编辑，只有在版图验证完成以后，用户才能对版图进行编辑。　　如果用户选择了“Load　　



Report　Automatically”选项，在版图验证工具完成以后　Zeni4　版图编辑器将自动读入验证的　



结果并在版图上显示；如果没有选择此选项，则需要调用选择“Verify－》Load　Report”　　菜单　



读入数据文件。　　



　　



Step　12：　　运行结果窗口　　“Zterm…ldc”　　显示如下。　　



　　



　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　197　　


…………………………………………………………Page　646……………………………………………………………

　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　

　　



Step　13：　　　关闭　　Zterm　窗口。　　



　　



18。1。4　测试并查看　DRC　错误　　



Step　14：　　　如果没有选择“Load　　Report　　Automatically”选项，则需要调用选择“Verify…》Load　　



Report”　　菜单读入数据文件。注意　DRC　结果文件　　“inv。rpt”保存在你定义的工作路径下。在　



本例中保存在　　“/tmp”文件夹中确认文件类型　　“File　Type”是　Zeni　Veri　后，点击　　“OK”　　去装　



载　DRC　错误。　　



　　



　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　

198　　　　


…………………………………………………………Page　647……………………………………………………………

Step　15：　　　鼠标左击菜单Tools…》Browse　Marker，窗口将显示出来。　　



Step　16：　　　窗口被分成两部分。　　左半部分列出了　Zeni4　系统支持的验证工具，其它如　Dracula　，　　



Calibre　和　　Hercules。　　右半部分列出了　DRC　结果。　　本例中只有一个　　DRC　　错误。　　



Step　17：　　最好将你的“Browse　　Marker”窗口移到屏幕的右底部以便你能重叠的看到你的版　



图单元。　

　　　　　　　　　　　　　



Step　18：　　　鼠标左击DRC　错误“EXT　MET1　LT　0。50　OUTPUT　err9　01”　，相关的　DRC　错误以白　



色标记的形式显示在你的版图编辑窗口中，如下图。　　



　　



　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　

Step　19：　　DRC　错误显示“met1。dwg”层的外部空间应该不小于　0。50　微米。　　你的版图中这个空　



间是　0。4　　微米，因此你需要移动“mpoly”和“m1m2”单元去扩大这个空间。　　



　　



Step　20：　　　向左移动“mpoly”　　和“m1m2”单元　　0。1　　微米。　　两层“met1。dwg”　的空间距离显示如　



下。　　



　　



　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　199　　


…………………………………………………………Page　648……………………………………………………………

　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　

　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　



Step　21：　　保存修改后的版图，再运行　DRC　检查，错误消失。　　



　　



　　　　　　　　在这部分，我们学会怎么使用　　Zeni　DRC　工具去完成　DRC　　检查，显示和改正　DRC　检　



查出的版图的错误。　　



200　　　　


…………………………………………………………Page　649……………………………………………………………

18。2　Layout　LVS　版图原理图对照　　



　　　　　版图原理图对照（Layout…versus…Schematic　　verification　）　　程序的一个输入文件是由电　



路图产生的元件表、网表和端点列表，另一个输入文件是从版图提取出来的元件表、网表　



和端点列表。通过　LVS　，所有元件的参数，所有网络的节点，元件到节点及节点到元件的　



关系一一扫描并进行比较。输出的结果是将所有不匹配的元件、节点和端点都列在一个文　



件之中，并在电路图和提取的版图中显示出来。　　



　　



在这部分…　　



　　　　　We　will　use　interactive　LVS　to　do　isomorphic　parison　between　the　layout　cellview　and　　



schematic　　cellview　　of　　inverter。　　And　　use　　graphic　　LVS　　debugger…LDX　　to　　find　　and　　display　　the　　



layout　error。　　　　



　　



18。2。1　启动软件　　



Step　1：　　　cd　WORK…DIR　　



　　



Step　2：　　　dm　&　　



　　



Step　3：　　　ZDMW　　设计环境出现。　　



　　



Step　4：　　　在　ZDMW　　　　　　　　设计环境中，从左至右，鼠标依次左　



击：　　　　



　　　　　　　　　　　INV1　　



　　　　　　　　　　　inv　　



　　　　　　　　　　　layout　（双击打开版图单元）　　



　　



反相器版图单元打开如下。　　



在这个例子中，我们将比较版图提取的网表和电路图网表，　



检查它们是否一致。　　



　　



18。2。2　从电路图输出　cdl　网表　　



Step　5：　　　打开电路图　　“INV1。inv。schematic”。　　



　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　201　　


…………………………………………………………Page　650……………………………………………………………

　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　

Step　6：　　　　　　　　鼠标左击菜单Options…》Export　　Format－》Netlist。　　取消“Ground　　As　　0”选项，选择　



“Global　Net　Support”。　　取消“Flat　Netlist”。　　如下图所示。　　



　　



　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　

　202　　　　


…………………………………………………………Page　651……………………………………………………………

　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　



Step　7：　　　　　　点击”Ok”确认。　　



　　



Step　8：　　　　　　鼠标左击菜单Tools－》Export　Netlist。　　用下面的信息填写对话框，如下。　　



　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　

　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　



Step　9：　　　　　　点击“Ok　”确认，在文本编辑窗口中cdl　网表被创建。　　关闭窗口。　　



　　



18。2。3　从用户界面运行　LVS　　



Step　10：　　　打开“INV1。inv。layout”版图单元。（如果版图已经打开则不需此步）　　



Step　11：　　　鼠标左击菜单Options…》Generic　　命令，更改　Verify…》Working　Path　为　　“/tmp”　　或者　



使用　　“Browse”　　去设置你想要的路径。如下。　　



　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　

　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　



Step　12：　　　点击“Ok　”确认。　　



　　



Step　13：　　　鼠标左击菜单Verify…》Layout　Verification　，“Layout　Verification”　　窗口将出现。　　



　　



Step　14：　　在“Tool”　　中点击　　“Zeni　Veri”　　按下。　　



　　



　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　203　　


…………………………………………………………Page　652……………………………………………………………

Step　15：　　填写命令文件如下“Zeni…install…path/demo/tutorial/INV_demo/inv。lvs”。　　



Zeni…install…path　是　　Zeni　　　的安装路径。　　



　　



Step　16：　　你也可以点击　　“Edit”　　按钮去编辑命令文件。　　



　　



Step　17：　　选择“Custom　Operations”　。　　



　　



Step　18：　　在　LVS　card　　卡中分别键入　　“inv”　　和“/tmp/inv。cdl”　　如下。