友情提示：如果本网页打开太慢或显示不完整，请尝试鼠标右键“刷新”本网页！
电子电路大全(PDF格式)-第66部分
快捷操作: 按键盘上方向键 ← 或 → 可快速上下翻页 按键盘上的 Enter 键可回到本书目录页 按键盘上方向键 ↑ 可回到本页顶部! 如果本书没有阅读完，想下次继续接着阅读，可使用上方 "收藏到我的浏览器" 功能 和 "加入书签" 功能！
应用中应注意以下问题。
（1）发射频率是基准振荡器频率的64 倍，即f TX=64 ×f REFOSC 。如果使用外接时钟信号，
…………………………………………………………Page 687……………………………………………………………
·16 · 射频集成电路芯片原理与应用电路设计
需采用 AC 耦合方式，输入信号幅度（峰…峰值）为 200～1 000 mV。
（2 ）天线电感：MICRF103 使用差分输出去驱动天线负载。功率放大器输出级包含有一
个变容二极管，它自动与天线的电感调谐，以保证谐振在发射频率上。典型的 PCB 导线天线
的电感与回路的尺寸、天线导线的宽度、PCB 铜泊的厚度和接地板的位置有关。
（3 ）发射功率：功率放大器的输出功率与PC 端（1 脚）的电压有关。PC 端的电压上升，
输出功率加大，但如果 PC 端的电压超过 0。4 V，功率放大器被限流，输出功率不再增加。减
少 PC 端的电压可降低电源功率消耗，同时也会降低 RF 输出功率。
（4 ）电源旁路电容：MICRF103 芯片对电源纹波敏感，正确的电源旁路是必需的，一般
使用 4。7 uF 、0。1 uF 、100pF 三个电容并联在 VDD 和 VSS 之间。
（R）
1。3 内含KEELOQ 滚动码编码器的UHF ASK/FSK
发射器芯片rfHCS362G/362F 的原理与应用电路设计
1。3。1 概述
rfHCS362G/362F 是单片集成内嵌 KEELOQ（R）滚动码编码器的 UHF ASK/FSK 发射器芯
片，其待机电流小于 200 nA ，发射电流为4。8～11。5 mA，工作电压为2。5～5。5 V，编码速率
为 417～3 334 b/s，采用2 位 CRC 误码检测。可编程的 28/32 位序列号，两个可编程的 64 位
编码键，32 位滚动码。
rfHCS362G/362F 的UHF ASK/FSK 发射器，频率范围为 310～440 MHz ，输出功率为
＋2 dBm～…12 dBm 可调节，可以调整发射器电源消耗。ASK 数据发射速率为 0～40 kb/s ，FSK
数据发射速率为 0～20 kb/s 。RF 频率等于晶振频率的 32 倍。采用 PLL 锁相和集成的晶体振
荡器（VCO ），电路仅需少量的外部元件。符合US FCC Part 15。231 和 European EN 300 220
的要求。
可用于遥控无键入口（RKE ）发射器、车库门开门器、遥测（轮胎压力，水、电、气表，
贵重物品跟踪）系统、无线安防系统和无线电遥控设备等。
1。3。2 主要性能指标
rfHCS362G/362F 的主要技术指标如表 1。3。1 和表 1。3。2 所示。
表1。3。1 rfHCS362G/362F 编码器部分主要技术指标
参 数 最 小 值 典 型 值 最 大 值
电源电压/V 2。0 6。3
工作电流/mA 0。3 1。2
待机电流/uA 0。1 1。0
高电平输入电压 0。65 V V ＋0。3V
DD DD
低电平输入电压 …0。3V 0。15 V
DD
高电平输出电压 0。7 V V ＋0。3V
DD DD
低电平输出电压 0。15 V
DD
…………………………………………………………Page 688……………………………………………………………
第1 章 射频发射器芯片原理与应用电路设计 ·17 ·
续表
参 数 最 小 值 典 型 值 最 大 值
RFEN 端驱动电流/mA 0。5 5
S0…S3 下拉电阻/kOhm 40 60 80
PWM 下拉电阻/kOhm 80 120 160
表1。3。2 rfHCS362G/362F 发射器部分主要技术指标
参 数 最 小 值 典 型 值 最 大 值
发射频率/MHz 310 440
晶振频率/MHz 9。69 15
CLKOUT 频率/MHz 2。42 3。75
发射输出功率/dBm …12 ＋2
ASK 数据速率/kb/s 40
FSK 数据速率/kb/s 20
VCO 增益/ （MHz/V ） 100
启动时间/ms 0。9
电源电压/V 2。2 5。5
低功耗模式电流/uA 0。1
电源电流/mA 4 11。5
1。3。3 芯片封装与引脚功能
rfHCS362G 采用 SOIC…18 封装，rfHCS362F 采用 SSOP…20 封装，如图 1。3。1 所示。
图 1。3。1 rfHCS362G/362F 引脚封装形式
rfHCS362G/362F 各引脚功能如表 1。3。3 所示。
…………………………………………………………Page 689……………………………………………………………
·18 · 射频集成电路芯片原理与应用电路设计
表1。3。3 rfHCS362G/362F 各引脚功能
SOIC 封装 SSOP 封装
符 号 引 脚 功 能
（362G ） （362F ）
ANT1 10 11 差分功率放大器的输出端连接到天线，集电极开路输出
ANT2 9 10 差分功率放大器的输出端连接到天线，集电极开路输出
CLKOUT 6 7 时钟输出
DATA 17 19 编码数据输出或者串行编程
DATAFSK 15 FSK 数据输入
FSKOUT 16 FSK 晶振牵动输出
LED / SHIFT 2 2 电流限制的LED 驱动器
LF 13 14 连接外部环路滤波器。VCO 转换输入和充电泵输出的共同点
PS/DATAASK 7 8 功率选择和 ASK 数据输入
REFNIN 5 6 发射器和 CLKOUT 使能
S0 3 3 开关输入 0，内部下拉
S1 4 4 开关输入 1，内部下拉
S2 15 17 开关输入 2 ，内部下拉
S3/RFEN 16 18 开关输入 3，内部下拉，RF 使能输出
VDD 1 1 编码器电源正端
VDDRF 8 9 发射器电源正端
VSS 18 20 编码器地
VSSRF 11 12 发射器地
XTAL 14 5 连接发射器用晶振
1。3。4 内部结构与工作原理
rfHCS362G/362F 内部结构包括一个完整的发射器电路和编码器，且发射器与编码器是相
互独立的。以下主要介绍发射器电路部分，其方框图如图 1。3。2 所示。
图 1。3。2 rfHCS362G/362F 发射器电路方框图
…………………………………………………………Page 690……………………………………………………………
第1 章 射频发射器芯片原理与应用电路设计 ·19 ·
发射器是一个完整的集成 UHF ASK/FSK 发射电路，由石英晶体振荡器（Crystal
Oscillator ）、锁相环电路（Phase Locked Loop ，PLL ）、集电极开路差动输出的功率放大器（Power
Amplifier ，PA ）和模式逻辑控制（Mode Control Logic ）电路组成。外接元器件有旁路电容、
晶振和PLL 回路滤波器等。能实现ASK 和 FSK 的操作。
引脚VDDRF 和 VSSRF 分别是发射器电路的电源供给端和接地端。这些电源脚与编码器
的电源引脚VDD 和 VSS 是相互独立的。
发射器的晶体振荡器（本振）是一个 COLPITTS 振荡器，它提供 PLL 的基准频率，并且
与PIC micro 微处理器的振荡器是相互独立的。XTAL 脚上接外部振荡器或AC 模拟基准信号。
发射频率是由晶振频率确定的，公式如下：
f transmit =f XTAL ×32
晶振的具体参数如表 1。3。4 所示。
表1。3。4 晶振的具体参数
符 号 名 称 最 小 值 最 大 值 单 位 条 件
f XTAL 晶振频率 9。69 15 MHz 并联谐振模式
C 充电电容 10 15 pF
L
C 放电电容 7 pF
O
ESR 等价于串联阻抗 60 Ohm
rfHCS362G/362F 晶体振荡器能够实现ASK 操作，其一个 ASK 电路如图 1。3。3 所示。图
中电容 C1 调电路的频率，不同的 C1 对应的频率见表 1。3。5。
表1。3。5 不同的C1 对应的频率（433 MHz ）
C1/pF 晶振频率/MHz 发射频率（32×f XTAL ）/ MHz
22 13。551 438 433。646
39 13。540 563 433。618
100 13。549 844 433。595
150 13。549 672 433。589 5
470 13。549 548 433。585 6
1000 13。549 344 433。579
图 1。3。3 ASK 方式外接晶体振荡器与电容器
…………………………………………………………Page 691……………………………………………………………
·20 · 射频集成电路芯片原理与应用电路设计
rfHCS362G/362F 通过控制石英晶体振荡器的振荡频率实现 FSK 操作，其电路图如图
1。3。4 所示。电容 C1 和 C2 实现 FSK 调制。当 DATAFSK=1 时，FSKOUT 为高阻抗状态，只
有 C1 对晶振起作用，发射频率为f max ；当DATAFSK=0 时，FSKOUT 与 VSSRF 接地，电容
C1 和 C2 并联，发射频率为f min 。
图 1。3。4 FSK 方式外接晶体振荡器的电路
选择一组理想的 C1 和 C2 值来确定中心频率和频率偏差（见表 1。3。6）。电容 C1 确定f max
而电容 C1 和 C2 并联值确定了f min 。负载电容与频率的关系见图 1。3。5。
图 1。3。5 负载电容与频率的关系
发射器中心频率（f C ）确定如下：
f C = （f max ＋ f min） /2
发射器的频率偏差确定如下：
f = （f max f min） /2
表1。3。6 典型发射中心频率和频率偏差（FSK 模式）
C2=1 000 pF C2=100 pF C2=47 pF
C1/pF
频率/MHz 偏差/kHz 频率/MHz 偏差/kHz 频率 MHz 偏差/kHz
22 433。612 34 433。619 27 433。625 21
33 433。604 25 433。610 19 433。614 14
39 433。598 20 433。604 14 433。608 10
47 433。596 17 433。601 11。5 433。604 8
68 433。593 13 433。589 9 433。600 5。5
100 433。587 8 — — — —
…………………………………………………………Page 692……………………………………………………………
第1 章 射频发射器芯片原理与应用电路设计 ·21 ·
时钟输出（CLKOUT ）信号可作为微控制器的输入或其他外围电路的稳定基准频率。石
英晶体振荡器有一个四分频电路。在应用中需要稳定的基准频率时，把 CLKOUT 脚连接到
GP2/T0CK1 输入上，并且使用 TIMER0 模块。CLKOUT 的电压幅值由在CLKOUT 脚上的充
电电容决定（峰…峰值 2V ，5pF ）。
发射器采用充电泵 PLL 。充电泵PLL 电路比典型电压相位检波器有更多的优点，即具有
无限制的引入范围和稳定的相位零点，并且允许使用低成本和低噪声的无源环路滤波器（见
图 1。3。6）。
图 1。3。6 环路滤波器电路
在设计环路滤波器时应主要考虑环路的带宽、相位裕度和阻尼系数。选择一个窄的环路
带宽可以得到较低的激励电平，但锁定时间较长。同理，选择一个宽的环路带宽可得到较短
的锁定时间，但又会产生较高的激励电平。相位裕度是衡量PLL 稳定性的标准。典型的环路
滤波器的相位裕度应在 30 °～70 °之间。阻尼系数决定自然频率的包络线。
表 1。3。7给出了一个环路滤波器的元件参数（晶振频率为13。56 MHz，发射频率为433。92 MHz ）。
表1。3。7 环路滤波器的元件参数
相位裕度（没有考虑
C1 C2/pF R 1/kOhm 环路带宽 自然频率/kHz 阻尼系数 计算锁定时间/us
阻尼延迟）/ （°）
0。01 pF 390 0。68 165 kHz 64 65 1。37 47
3 900 100 1。5 360 kHz 103 63 1。89 29
1 500 pF 47 2。7 610 kHz 166 55 2。10 18
1 000 pF 18 4。7 1。05 MHz 203 50 3。0 15
快捷操作: 按键盘上方向键 ← 或 → 可快速上下翻页 按键盘上的 Enter 键可回到本书目录页 按键盘上方向键 ↑ 可回到本页顶部!
温馨提示： 温看小说的同时发表评论，说出自己的看法和其它小伙伴们分享也不错哦！发表书评还可以获得积分和经验奖励，认真写原创书评 被采纳为精评可以获得大量金币、积分和经验奖励哦！