友情提示：如果本网页打开太慢或显示不完整，请尝试鼠标右键“刷新”本网页！
电子电路大全(PDF格式)-第98部分
快捷操作: 按键盘上方向键 ← 或 → 可快速上下翻页 按键盘上的 Enter 键可回到本书目录页 按键盘上方向键 ↑ 可回到本页顶部! 如果本书没有阅读完，想下次继续接着阅读，可使用上方 "收藏到我的浏览器" 功能 和 "加入书签" 功能！
制带宽允许的范围，从而使调制数据失真。因此应使调制数据频率的低频率成分为锁相环带
宽的5～10 倍，以使失真最小。
系统从发射模式转换到接收模式时，需要 VCO 转换到另一个频率。这个转换的速度是
和环路带宽相对应的。环路带宽越宽，转换的时间越快。VCO 的相位噪声是影响转换速度的
另外一个因素。相位噪声如果在频带之外，则是由于 VCO 本身的原因产生，而不是晶振基
准产生。设计系统时，必须在可容许的相位噪声的PLL 带宽、转换参数、以及最小的调制数
据失真度之间折中选择。
RF2945 的发射电路有一个输出功率等级调节端（LVDL ADJ ），对于幅度调制，可用它
来给提供大约 18dB 的功率控制。对ASK 应用，18dB 范围内的输出功率等级调节不能产生
足够的RSSI 摆动电压来保证可靠的通信。建议使用开关键控方式（OOK ）来保证可靠通信。
要实现这一点，LVL ADJ 和TX ENABL 引脚端需要一起控制（请注意，在TX ENABL 为低
电平时，
LVL ADJ 必须维持在高电平），这将可以获得大于50dB 的开/关比。
接收电路的RSSI 输出来自一个电流源，需要一个电阻将之转换为电压。一个51kOhm的电
阻负载一般有0。7V～2。5V 的电压输出。建议使用并联电容来限制电压信号输出。
对于ASK/OOK 接收电路的解调，需要一个外部的数据限幅器。RSSI 输出用来提供数据
滤波器和低通滤波器的直流参考电平给数据限幅器。因为较低频率的低通滤波器有比较大的
时间常数，所以可能需要一个较长的前置时间来使直流参考电平达到稳定状态。与FSK 方式
一样，数据形式同样影响直流参考电平和接收数据的可靠性。使用曼切斯特编码方案可提高
数据的完整性。
在系统中，VCO 是非常敏感的部分，通过引线的辐射或耦合反馈到VCO 的射频信号可
以引起PLL 失控。可调变容二极管的正极的连线应保持较短。谐振器和变容二极管的布线是
相当重要的。电容和变容二极管应该靠近 RF2945 的管脚，并且引线的长度应尽量的短。电
感线圈应放得远一些，可减少电感线圈的值来补偿引线电感。也可使用经过精心设计的印制
电感。当使用的回路带宽小于5kHz，对谐振器的VCC 的进行好的滤波将有助于减少VCO
的相位噪声，滤波电路可使用一个100Ohm～200Ohm的电阻和一个1uF 或更大的电容组成。
对低噪声放大器/混频器之间的连接来说，耦合电容应尽可能接近RF2945 的管脚，并且
应远离偏置电感。电感的值应该可以调节以补偿线路的感抗。LNA 的输出阻抗在正常的情况
…………………………………………………………Page 903……………………………………………………………
·232 · 射频集成电路芯片原理与应用电路设计
下是几 kOhm，这使得它很难与 50Ohm的负载匹配。如果使用镜像滤波器，则建议使用高阻抗的
滤波器。
鉴相（频）器的回路可以使用陶瓷鉴相器，陶瓷滤波器的温度系数正常时为＋50ppm/ ℃。
能用LC 回路代替陶瓷鉴相器，它在高数据速率时能提供更有效的宽带鉴相（频）。
RF2945 的PLL 集成电路可采用国家半导体公司的LMX2315 PLL 芯片，这个PLL 芯片
可由国家半导体公司提供的软件来编程（安装代码在 national。/appinfo/wireless/ ）。
PLL 芯片需外部基准振荡器来提供不同参考频率。国家半导体公司的软件同时还提供一个计
算器来计算环路带宽的R 和C 的元件值。
RF2945 的收发模式由RX ENABL 和TX ENABL 来控制。RX ENABL 和TX ENABL 都
为“
0 ”时，电路处于睡眠模式； TX ENABL= “1”和RX ENABL= “0 ”发射模式；TX ENABL=
“0 ”和RX ENABL= “1”接收模式；TX ENABL= “1”和RX ENABL= “1”PLL 锁定模式。
发射模式转换到接收模式或者接收模式转换到发射模式，时间是100us 。
3。7。6 电路设计实例
915MHz 应用电路设计实例如图3。7。4 和图3。7。5 所示。
…………………………………………………………Page 904……………………………………………………………
第3 章 射频收发器芯片原理与应用电路设计 ·233 ·
…………………………………………………………Page 905……………………………………………………………
·234 · 射频集成电路芯片原理与应用电路设计
（a ）元器件布局图
（a ）印制板图（元器件面） （b ）印制板图（底板面）
（印制板尺寸：3。050〃 × 3。050〃 ，印制板厚度：0。031〃，印制板材料：FR…4 ）
图3。7。5 915MHz 应用电路印制板图
…………………………………………………………Page 906……………………………………………………………
第3 章 射频收发器芯片原理与应用电路设计 ·235 ·
3。8 315 / 433 / 868/ 915 MHz FSK 内嵌8051 微控制
器的收发器芯片CC1010 的原理与应用电路设计
3。8。1 概述
CC1010 是基于Chipcon's Smart RF 技术的单片可编程UHF 收发器芯片，电路工作在315/
433 / 868/915 MHz ISM 频段（300MHz～1 000MHz）。在典型的应用中，仅需要少数几个外接
元件。灵敏度为…109dBm，可编程输出功率为…20dBm～10dBm，FSK 调制，数据传输速率
可达76。8 kb/s，2。7～3。6V 低电源工作。符合EN 300 220 和 FCC CFR47 part 15 规范。芯片
内嵌与8051 兼容的微控制器、32 KB Flash、2048 ＋ 128 Byte SRAM 、3 通道 10 bit ADC、4
个定时器/ 2 个PWMs 、2 个UARTs 、RTC 、看门狗、SPI、DES 编码，26 个通用I/O 。TQFP…64
封装。适合计算机遥测遥控、安防、家庭自动化、汽车仪表数据读取等无线数据发射/接收系
统中使用。
3。8。2 主要性能指标
CC1010 主要性能指标如表3。8。1 所示。
表3。8。1 CC1010 主要性能指标（收发器部分）
参 数 最小 典型 最大 单位
RF 频率范围 300 1000 MHz
数据速率 0。6 76。8 kb/s
二进制FSK 频偏 0 64 65 kHz
发射功率 …20 10 dBm
RF 输出阻抗 140/80 Ohm
接收灵敏度 …108 dBm
315 MHz 90…j13 Ohm
433 MHz 68…j24
输入阻抗
868 MHz 36…j11
915 MHz 36…j13
IF 频率 10。7 MHz
IF 带宽 175 kHz
电流消耗 5。3 26。6 mA
低功耗电流 0。2 1 uA
RSSI 动态范围 …106 …60 dBm
晶振频率 3 24 MHz
RTC 振荡器频率 32768 Hz
电源电压 2。7 3。0 3。6 V
逻辑输入0 电平 0 0。3VDD V
逻辑输入1 电平 0。7VDD VDD V
逻辑输出0 电平 0 0。4 V
逻辑输出1 电平 2。5 VDD V
…………………………………………………………Page 907……………………………………………………………
·236 · 射频集成电路芯片原理与应用电路设计
3。8。3 芯片封装及引脚功能
CC1010 采用TQFP…64 封装，如图3。8。1 所示。各引脚功能如表3。8。2 所示。
图3。8。1 CC1010 引脚封装形式
表3。8。2 CC1010 引脚功能
引 脚 符 号 功 能
1 AVDD ADC 电源
2 AVDD 混频器和 IF 电源
3 AGND 混频器和 IF 地
4 RF_IN 射频信号输入（AC 耦合）
5 RF_OUT 射频信号输出到天线
6 AVDD LNA 和PA 电源
7 AGND LNA 和PA 地
8 AGND PA 地
9 AGND VCO 和分频器地
10 L1 VCO 谐振回路
…………………………………………………………Page 908……………………………………………………………
第3 章 射频收发器芯片原理与应用电路设计 ·237 ·
续表
引 脚 符 号 功 能
11 L2 VCO 谐振回路
12 AVDD VCO 和分频器电源
13 CHP_OUT 充电泵电流输出到回路滤波器
14 R_BIAS 接偏置电阻（82 kOhm； ±1％）
15 AVDD 模拟电路电源
16 AGND 模拟电路地
17 AGND 模拟电路地
18 XOSC_Q1 3…24 MHz 晶振输入
19 XOSC_Q2 3…24 MHz 晶振输出
20 XOSC32_Q2 32 kHz 晶振输出
21 XOSC32_Q1 32 kHz 晶振输入
22 AGND 模拟地
23 DGND 数字地
24 DGND 数字地
25 POR_E 电源导通，复位使能：
0： 不使能电源，导通复位
1： 使能电源，导通复位
26 P1_0 8051 I/O
27 P2_0 8051 I/O RXD1（O）
28 P2_1 8051 I/O TXD1（O）
29 P3_5 8051 I/O PWM3 T1 （I）
30 P3_4 8051 I/O PWM2 （O） T0 （I）
31 P3_3 8051 I/O INT1 （I）
32 DGND 数字地
33 P0_0 8051 I/O SCK （O）
34 P0_1 8051 I/O MO （O）SI （I）
35 P1_1 8051 I/O
36 P1_2 8051 I/O
37 P1_3 8051 I/O
38 P1_4 8051 I/O
39 P2_2 8051 I/O
40 DVDD 数字电源
41 DGND 数字地
42 P2_3 8051 I/O
43 DVDD 数字电源
…………………………………………………………Page 909……………………………………………………………
·238 · 射频集成电路芯片原理与应用电路设计
续表
引 脚 符 号 功 能
44 P2_4 8051 I/O
45 P2_5 8051 I/O
46 P3_2 8051 I/O INT0 （I）
47 P3_1 8051 I/O TXD0 （O）
48 P3_0 8051 I/O RXD0 （I）
49 DGND 数字地
50 DVDD 数字电源
51 P0_2 8051 I/O MI （I） SO （O）
52 P0_3 8051 I/O
53 P1_5 8051 I/O
54 P1_6 8051 I/O
55 P1_7 8051 I/O
56 P2_6 8051 I/O
57 P2_7 8051 I/O
58 PEOG 8051 I/O
59 RESET 8051 I/O
60 DVDD 8051 I/O
61 AD0 8051ADC 输入0
62 AD1 8051ADC 输入1
63 AD2 8051ADC 输入2 ，RSSI （O） IF （O）
64 AGND 模拟地
3。8。4 内部结构与工作原理
CC1010 内部结构框图如图3。8。2 所示。 芯片内部包含由微控制器和收发器电路。微控
制器部分见有关参考书籍。
收发器部分包含有：接收器部分和发射器部分。接收器部分由低噪声放大器（LNA ）、
混频器（MIXER ）、中频放大器（IF ）、解调器（MODEM ）、解码器（CODEC ）组成。发射
器部分由功率放大器（PA ）、PLL （VCO 、充电泵、分频器）等电路组成。
在接收模式中，CC1010 是被配置成超外差式接收机。RF 输入信号被低噪声放大器放大，
经由混频器变换成中频（
IF ）。在中频级，这个被变换的信号在送入解调器之前被放大和滤波。
经过解调器后输出的数字数据送入微控制器处理。
在发射模式中，压控振荡器（VCO ）的输出信号是直接送入到功率放大器，RF 输出是
由微控制器的数字比特流频移键控。
频率合成器产生的本振信号在接收模式时被送到混频器（MIXER ），在发射模式时馈送
到功率放大器。频率合成器是由晶体振荡器、相位检波器、充电泵、VCO 和分频器组成。外
接晶体必须连接到XOSC 端。对于VCO 需要外接一个电感L3 。
CC1010 芯片工作状态设置由芯片内微控制器完成。
…………………………………………………………Page 910……………………………………………………………
第3 章 射频收发器芯片原理与应用电路设计 ·239 ·
图3。8。2 CC1010 内部结构框图
3。8。5 应用电路设计
一个典型的应用电路如图3。8。3 所示，不同工作频率的元器件参数值如表3。8。3 所示。
表3。8。3 不同工作频率的元器件参数值
项目 315MHz 433MHz 868MHz 915MHz
C31 TBD pF；5％；C0G；0603 10pF；5％；C0G；0603 8。2pF；5％；C0G；0603 8。2pF；5％；C0G；0603
C41 TBD pF；5％；C0G；0603
快捷操作: 按键盘上方向键 ← 或 → 可快速上下翻页 按键盘上的 Enter 键可回到本书目录页 按键盘上方向键 ↑ 可回到本页顶部!
温馨提示： 温看小说的同时发表评论，说出自己的看法和其它小伙伴们分享也不错哦！发表书评还可以获得积分和经验奖励，认真写原创书评 被采纳为精评可以获得大量金币、积分和经验奖励哦！